Достоинства и недостатки динамической памяти

Преимущества динамической памяти:

• низкая себестоимость;

• высокая степень упаковки, позволяющая создавать чипы памяти большого объема.

Недостатки динамической памяти:

• относительно невысокое быстродействие, так как процесс зарядки и разрядки конденсатора, пусть и микроскопического, занимает гораздо больше времени, чем переключение триггера;

• высокая латентность, в основном, из-за внутренней шины данных, в несколько раз более широкой, чем внешняя, и необходимости использования мультиплексора/демультиплексора;

• необходимость регенерации заряда конденсатора, из-за его быстрого саморазряда, ввиду микроскопических размеров.

39. Структурная схема и принцип работы ячейки динамической памяти. Рассмотрим структурную схему ячейки динамической оперативной памяти. Её можно представить из трёх элементов:
– транзистора, выполняющего роль ключа;
– конденсатора, который хранит информацию;
– устройства регенерации, которое регенерирует заряд конденсатора или информацию на нужных конденсаторах;

На самом деле, отдельного конденсатора нет, его роль выполняет ёмкость между затвором и истоком транзистора. Но для простоты изложения ёмкость выделена как бы в отдельный элемент.

Поскольку ёмкость достаточно маленькая и имеет место достаточно быстрый её разряд, т.е. потеря информации, в случае, если была записана «1», возникает необходимость в регенерации между разрядами. Кроме того, при считывании из ячейки оперативной памяти информации, заряд также исчезает, поэтому и в этом случае необходима регенерация.

Устройство регенерации и осуществляет постоянные циклы регенерации или восстановления информации.

Работу ячейки памяти можно представить таким образом. Конденсатор можно представить в виде ёмкости, в которую наливается вода. Транзистор в виде ключа или крана, который открывает или перекрывает трубу, по которой течёт вода в ёмкость, а устройство регенерации в виде источника воды. В нужный момент кран открывается и это служит признаком того, что необходимо пополнить ёмкость водой.

Конечно, рассматривая работу ячейки памяти таким образом, можно представить, что ёмкость с водой немного дырявая. Это утверждение имеет под собой основание, так как конденсатор, в случае хранения «1» и до тех пор, пока она записана, должен постоянно подзаряжаться схемой регенерации.

Ячейка памяти хранит в себе один бит информации, для того чтобы динамическая память хранила бы в себе мегабайты, а сейчас уже и гигабайты данных, необходимо чтобы все эти элементарные по объёму ячейки памяти объединялись между собой в большие массивы, накопители или матрицы памяти. Организация динамической оперативной памяти на этом уровне будет описана в следующей статье.

40.

41. Принцип работы динамической памяти при чтении при наличии заряда на конденсаторе;

Рассмотрим случай, когда в конденсаторе нет заряда (ячейка памяти хранит бит со значением «1»):
Ток, создаваемый входным напряжением Uп, пойдет по линии AЕ, так как транзистор VT2 будет закрыт. Следовательно, на входе Q1 «Буфера данных» будет ток, что означает – с ячейки памяти считана единица. Информация о считанном бите с первого столбца будет записана в «Буфер данных».
Так как в конденсаторе заряда не было, то и подзаряжать его надобности нет. Следовательно, с блока регенерации ток пойти не должен.
Так как на выходе Q1 ток есть, то он поступает и в «Блок регенерации». Следовательно, на нижний вход элемента L3 (логическое «И») подается логическая единица.
Так как мы рассматриваем случай чтения данных, то сигнала записи V1 и данных для записи D1 в «Блок регенерации 1» подаваться не будет. Так же в остальные блоки регенерации, соответствующие сигналы D1-Dm и V1-Vm так же подаваться не будут.
Следовательно, на входе элемента L1 (логическое «НЕ») будет логический ноль, а на выходе – логическая «1». Таким образом, на входах элемента L3 (логическое «И») будут две логические единицы. В результате, на выходе получим так же логическую единицу.
На выходе логического элемента L2 (логическое «И») будет логический ноль, так как на обоих его входах напряжение отсутствует, так как от контроллера памяти нет команд на запись и данных для записи.
В результате, на входах элемента L4 (логическое «ИЛИ-НЕ») будет логический ноль и логическая единица, а, соответственно, на его выходе будет логический ноль, то есть напряжение будет отсутствовать. Так как напряжение отсутствует, то ни один из конденсаторов первого столбца матрицы памяти подзаряжаться не будет.
5. Параллельно с чтением и регенерацией данных первого столбца происходит по такому же алгоритму чтение данных с остальных столбцов. В результате, в буфер данных будет записано значение всех ячеек памяти первой строки.
6. С контроллера памяти на дешифратор адреса столбца выдаются номера столбцов для считывания. За один такт номера считываются сразу с нескольких столбцов. Количество столбцов для считывания определяется разрядностью процессора и способом его взаимодействия с памятью.

Для 32-разрядных процессоров минимальной порцией является считывание данных с 32 столбцов.
7. С дешифратора адреса столбцов номера столбцов передаются в «Буфер данных», откуда соответствующие данные считываются и передаются в процессор.

42. Принцип работы динамической памяти при чтении при отсутствии заряда на конденсаторе;

Ток создается входным напряжением пойдет не по линии AE . т.к. Т2 замкнут Q1- идет ток=> в ячейку памяти 1. Информация о считанном бите 1го столбца данных. С блока регенерации ток не поступает так как к линии Q – ток есть. Он поступает в блок L1-л1.

По линии V1 и D1 – не подается ( как и вдругие блоки регенерации).

На входе элемента L1-л0 т.о на выходах элемента L3- будут 2 логические единицы => на выходе Л0

На выходе лог. Элемента L2 –ЛО так как на обоих входах нет напряжения => Л0. В результате на входах элемента L4 будет Л0 и Л1.

5)Параллельно с чтением и регенерацией данных 1 столбца происходит чтение данных с остальных => в буфере данных будут значения всех ячеек памяти 1 строки.

6)Дешифратор адреса столбцов номера столбцов передается в буфер данных, откуда данные передаются в процессор.

43. Принцип работы динамической памяти при записи данных ;

1) Контроллер памяти получает команду на запись данных и адрес, куда нужно записать данные

2)Контроллер памяти преобразует адрес на две составляющие :

Номер строки и номер столбца

Данные поступают в блок работы с данными

3) Дешифратор адреса номера строки подает сигнал в соответствующую строку матрицы памяти

4)Подается сигнал с блока работы данных

5)Напряжение поданное на строку S1 откроет транцисторы T1 и T3

6)Если в линие границе сь со значением 0, то ток создаваемый напряжением О2*n пойдет по линии AB , иначе по линии AD

С выхода элемента L3 блока регенерации будет идти логически О т.к. в дешифраторы столбцов проходит сигналлинии L1 на запись данных в 1 столбец . В результате на выходе L1-n1, а на выходе – лог 0.

Соответственно на верхнем входе Lз тогда имеем лог 0 , что означает независимость от значения в конечном входе. На выходе L3

-лог 0. на нижнем входе –л1 т.к дешифратор адреса столбцов подается сигнал, а на верхнем входе будет либо 0 либо 1 в зависимости от того в каком значении записывает информацию бит 1 имеет 2 еденицы на Входе на выходе- лог 0 -> на входе L4-n1 и n0. В результате на выход – лог0-> Заряд конденсатора идти не будет, если до этого конденсатор содержал заряд, то через несколько секунд он разрядится, пропускается ток по линии AB.

44. Тайминги динамической памяти;

Тайминг — это задержка между отправкой команды контроллера памяти и её выполнением, измеренная в тактах шины памяти (т.е. сколько тактов пропускает шина в ожидании выполнения команды).

В основе динамической памяти (DRAM) лежат ячейки, объединенные в двумерные массивы. Такую структуру можно представить в виде решетки с ячейками в её узлах. Чтобы обратиться к одной из них, контроллеру надо знать её адрес. Он состоит из двух компонентов: номера строки и номера столбца. Массивы ячеек с одинаковым количеством строк и столбцов объединяются в банки. Контроллер выбирает необходимый банк и посылает ему адрес строки (сигнал RAS).

Доступ к нужной строке занимает некоторое время, т.е таймингRAS to CAS Delay. Затем посылается адрес столбца (сигнал CAS) и опять ожидается ответ — задержка(тайминг) CAS Latency. Тайминг RAS Precharge показывает время между командой закрытия и повторной активацией строки.

Active to Precharge Delay — между командой активации и командой закрытия. И наконец, Command Rate — это минимальное время между подачей любых двух команд.

45. Память DDR;

DDR SDRAM — синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных) — тип компьютерной памяти, используемой в вычислительной технике в качестве оперативной и видеопамяти. Пришла на смену памяти типа SDRAM. При использовании DDR SDRAM достигается удвоенная скорость работы, нежели в SDRAM, за счёт считывания команд и данных не только по фронту, как в SDRAM, но и по спаду тактового сигнала.

За счёт этого удваивается скорость передачи данных без увеличения частоты тактового сигнала шины памяти. Таким образом, при работе DDR на частоте 100 МГц мы получим эффективную частоту 200 МГц (при сравнении с аналогом SDR SDRAM). В спецификации JEDEC[1] есть замечание, что использовать термин «МГц» в DDR некорректно, правильно указывать скорость «миллионов передач в секунду через один вывод данных».Специфическим режимом работы модулей памяти является двухканальный режим.

Рандомно подобранные статьи с сайта:

Эволюция. Оперативная память (часть 2)


Похожие статьи:

admin